SAR ADC的隔离( 二 ) 如何为ADC增加隔离而不损害其

图5.LT3999电流波形

文章图片
图6.LT3999及其与同步引脚的切换关系
图5显示了变压器处的电流波形（初级侧和次级侧电流），它更好地利用了变压器，提供更好的EMI行为。
图6显示了与外部时钟信号的同步。采集阶段的末端与同步引脚的正边沿对齐。因此，将有一个大约4μs的较长安静时间。这使得转换器可以在该时间范围内对输入信号进行采样，并将隔离电源的瞬变效应降至最小。 LTC2378-20的采集时间为312ns ，非常适合<1μs的安静窗口。
数据隔离
数据隔离可以使用数字隔离器实现，例如ADuMx系列数字隔离器。这些数字隔离器可用于SPI、I2C、CAN等许多标准接口，例如ADuM140可用于SPI隔离。为了实现数据隔离，只需将SPI信号SPI时钟、SDO、SCK和Busy连接到数据隔离器。在数据隔离中，电能通过感性隔离栅从初级侧传输到次级侧。需要添加电流返回路径，这由电容来完成。该电容可以在PCB中利用重叠平面实现。
时钟隔离
时钟隔离是另一项重要任务。如果使用1MHz采样速率的20位高性能ADC ，例如LTC2378-20 ，可以实现104dB的信噪比(SNR) 。为了实现高性能，需要无抖动时钟。为什么不应使用像ADuM14x系列这样的标准隔离器？标准隔离器会增加时钟抖动，从而限制ADC的性能。更多详细信息请参见设计笔记DN1013 。
图7显示了不同频率、不同类型时钟抖动下SNR的理论极限。像LTC2378这样的高性能ADC的孔径时钟抖动为4ps ，在200kHz输入下理论限值为106dB 。

文章图片
图7.时钟抖动与ADC性能的关系

文章图片
图8.使用标准隔离器实现时钟隔离
图8显示的标准时钟隔离器概念包括：
像ADuM250N这样良好的标准数字隔离器的抖动为70psrms 。对于100dBSNR目标，由于时钟抖动，信号采样速率限制为20kHz 。
像LTM2893这样优化的时钟隔离器提供30psrms的低抖动。对于100dBSNR目标，现在的信号采样速率为50kHz ，在全部SNR性能下可提供更多带宽。

文章图片
图9.使用LVDS时钟隔离器实现时钟隔离
图9：对于更高的输入频率，应使用LVDS隔离器。 ADN4654提供2.6ps抖动，接近ADC的最佳性能。在100kHz输入时，时钟抖动导致的SNR限值将是110dB 。

文章图片
图10.使用额外PLL净化时钟抖动的时钟隔离
图10：使用PLL净化时钟。 ADF4360-9可以帮助减少时钟抖动。
图11显示了使用PLL净化时钟的更详细框图。您可以将ADF4360-9用作时钟净化器，并在输出端增加一个2分频器。 AD7760额定支持1.1MHz 。

文章图片
图11.ADF4360-9用作时钟净化器
因此，不能直接支持LTC2378等1MSPSSARADC 。在这种情况下，低抖动触发器会有帮助。它将时钟2分频。

文章图片
图12.触发器用于降低时钟以用于LTC2378

文章图片
图13.隔离（热）侧的时钟产生
图13：本地产生时钟是获得具有所需抖动性能的时钟的另一个方案。本地时钟生成会使时钟架构更加复杂，因为它将异步时钟域引入系统。例如，若要使用两个单独的隔离ADC ，则时钟的绝对频率将会不同，必须增加采样速率转换以重新匹配时钟。有关采样速率转换的一些细节，请参阅工程师对话笔记EE-268 。