台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产

IT之家6月17日消息 , 台积电在2022年技术研讨会上介绍了关于未来先进制程的信息 , N3工艺将于2022年内量产 , 后续还有N3E、N3P、N3X等 , N2(2nm)工艺将于2025年量产 。
台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产
文章图片
台积电首先介绍了N3的FINFLEX , 包括具有以下特性的3-2FIN、2-2FIN和2-1FIN配置:
3-2FIN–最快的时钟频率和最高的性能满足最苛刻的计算需求
2-2FIN–EfficientPerformance , 性能、功率效率和密度之间的良好平衡
2-1FIN–超高能效、最低功耗、最低泄漏和最高密度
台积电称FINFLEX扩展了3nm系列半导体技术的产品性能、功率效率和密度范围 , 允许芯片设计人员使用相同的设计工具集为同一芯片上的每个关键功能块选择最佳选项 。
台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产
文章图片
台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产
文章图片
台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产】而在N2方面 , 台积电称这是其第一个使用环绕栅极晶体管(GAAFET)的节点 , 而非现在的FinFET(鳍式场效应晶体管) 。 新的制造工艺将提供全面的性能和功率优势 。 在相同功耗下 , N2比N3速度快10~15%;相同速度下 , 功耗降低25~30% 。 不过 , 与N3E相比 , N2仅将芯片密度提高了1.1倍左右 。
台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产
文章图片
N2工艺带来了两项重要的创新:纳米片晶体管(台积电称之为GAAFET)和backsidepowerrail 。 GAA纳米片晶体管的通道在所有四个侧面都被栅极包围 , 从而减少了泄漏;此外 , 它们的通道可以加宽以增加驱动电流并提高性能 , 也可以缩小以最大限度地降低功耗和成本 。 为了给这些纳米片晶体管提供足够的功率 , 台积电的N2使用backsidepowerrail , 台积电认为这是在back-end-of-line(BEOL)中对抗电阻的最佳解决方案之一 。
台积电正式公布 2nm 制程:功耗降低 30%,预计 2025 年量产
文章图片
IT之家了解到 , 台积电将N2工艺定位于各种移动SoC、高性能CPU和GPU 。 具体表现如何 , 还需要等到后续测试出炉才能得知 。